摘要：AMD基于其成功的3D V-Cache（堆叠L3缓存）技术，计划将3D堆叠技术进一步应用于距离核心更近的L2缓存。根据其披露的研究论文，堆叠式L2缓存不仅能提供更大的容量（例如通过模块化组合可达4MB），还能实现比传统平面设计更低的延迟（如1MB容量下，延迟从14个周期降至12个周期）并具备显著的能效优势。
线索：
* 投资机会：若该技术成功量产，将标志着CPU缓存架构的又一次重大革新。AMD有望在高端桌面、工作站及服务器市场进一步巩固其性能与能效优势，特别是在对缓存延迟极度敏感的游戏、科学计算和数据库等应用领域，或能构建更强的竞争壁垒。相关半导体先进封装产业链（如TSV硅通孔技术）可能受益。
* 潜在风险：目前该技术仍处于专利和研究论文阶段，距离商业化产品落地尚有距离，面临良率、成本、散热等多重工程挑战。竞争对手（如英特尔）也在积极研发类似的先进封装与缓存技术，未来市场竞争格局存在变数。技术演进不及预期或应用效果不达目标，可能导致投资回报周期拉长。
正文：
在通过堆叠L3缓存的3D V-Cache技术取得市场成效后，AMD正在探索缓存技术的下一步发展。近日，AMD公开了一项名为《均衡延迟堆叠缓存》的研究论文，揭示了其计划将3D堆叠技术应用于L2缓存的架构设计。
与当前主要堆叠L3缓存的方案不同，新的研究方向旨在将堆叠技术引入更靠近CPU核心、速度更快的L2缓存层级。专利示意图展示了一种多层堆叠结构：基础层负责连接计算核心与缓存模块，其上方可以垂直堆叠多层缓存芯片。
具体设计示例显示，可由四组512KB区域组合构成一个2MB的L2缓存模块，并且这种结构具备进一步扩展的潜力，例如实现总计4MB的堆叠L2缓存。该技术利用了与现有3D V-Cache相似的原理，通过硅通孔将堆叠的L2/L3缓存与底层的基础芯片及计算单元进行垂直互联，并由中央控制器管理数据的输入输出。
研究论文中的数据对比指出，在1MB容量的配置下，传统平面布局的L2缓存典型访问延迟为14个时钟周期，而采用堆叠设计的1MB L2缓存访问延迟可降至12个周期。这表明，堆叠L2缓存技术能够在提供更大容量的同时，实现与传统平面设计相当或更优的延迟性能。此外，该架构还被强调具有明显的功耗节省优势。
发布时间：2026年1月16日13:09
评论 ( 0 )