数据：
Intel 18A工艺节点密度提升超过30%；在同功耗下频率提升25%；比Intel 3工艺提供至少15%性能提升；支持低于0.65V的低电压运行，功耗可降低38%。
线索：
Intel的新技术可能带来显著的市场竞争力，对于半导体行业的投资者来说，了解这一工艺对未来产品性能提升的影响至关重要。同时，伴随着新工艺的推广，可能会对现有技术产生冲击，导致产业链中一些公司的业务调整乃至风险。
正文：
英特尔在日本的VLSI研讨会上展示了即将出现的Intel 18A工艺的详细信息，该工艺将取代Intel 3节点，并计划在2025年下半年进入大规模生产。预计Panther Lake客户处理器和Clearwater Forest至强处理器将采用该工艺。
Intel 18A工艺结合了RibbonFET（GAA环绕栅极晶体管）和PowerVia（背面电源传输）技术，形成全新的金属堆叠架构。RibbonFET的栅极设计相较于FinFET在单位面积有效宽度上更大，单位面积寄生电容更小，且具备更优的灵活性。
Intel的RibbonFET在设计灵活性上也进行了改进，原本的FinFET被替换，通过引入180H和160H库的多种带状宽度优化了逻辑功耗、漏电与性能，并为SRAM设计了特别优化的带宽，以此增强了在Intel 18A工艺上制造下一代芯片的能力。
PowerVia技术的应用改善了下一代晶体管功率传输，相较于传统正面电源信号线，背面电源信号线的分离优化能实现更高的逻辑密度、较好的标准单元利用率，更低的信号RC，减少电压降并增加设计的弹性。
通过上述改进，Intel 18A在相同功率下相较Intel 3工艺至少提升15%的性能，在1.1V电压下频率提升25%，并支持低于0.65V的低电压运行，降低38%的功耗。
在晶体管密度提升方面，Intel 18A通过背面供电技术使电源利用率提高了8~10%，并将最坏情况下的IR压降减少至原来的1/10。
与Intel 3相比，Intel 18A的单元高度在高性能设计情况下从240nm降低至180nm，高密度设计则从210nm降低至160nm，M0/M2间距也有所变化，从30/42nm减至32/32nm，前金属层数减少，并增加了三层背面金属层以支持PowerVia。
M1至M10层的间距从60nm缩小至32nm，制造过程中使用低数值孔径EUV曝光技术，减少了所需光罩数量的44%，同时简化了制造流程。
在SRAM密度方面，Intel 18A的HCC SCRAM密度较Intel 3提升30%，提供HCC 0.0230um²和HDC 0.0210um²的SRAM。此外，Intel计划在2026至2028年间推出更多的制程升级，包括18A-P和18A-PT，以推动更先进的芯片生产。
发布时间： 2025-06-20 15:42:00
评论 ( 0 )